- Quartus Verilog HDL/FPGA 将 50Mhz输入主时钟信号 2.5分频为:20Mhz 50% 占空比的方法 (2篇回复)
- Quartus Verilog HDL/FPGA 比较float(32位)/double(64位) IEEE754浮点小数等于/不等于 (0篇回复)
- Quartus Verilog HDL/FPGA 判断float(32位)/double(64位)IEEE754浮点小数是否运算正确 (0篇回复)
- Quartus Verilog HDL/FPGA 实例化多个10分频模块将50Mhz时钟分频到:5Mhz/500Khz/50Khz (0篇回复)
- Quartus Verilog HDL/FPGA 实现16位PWM波发生器模块 并演示65536级亮度的LED呼吸灯 (0篇回复)
- Quartus Verilog HDL/FPGA 模块实例化实现对主时钟进行2~256整数分频并驱动1HZ闪烁LED (0篇回复)
- Quartus Verilog HDL/FPGA实现超声波驱蚊器/驱鼠器 往返扫频输出20Khz~100Khz方波信号 (0篇回复)
- Quartus Verilog HDL/FPGA 将 32.768Khz/32768Hz 有源晶振时钟信号15分频到1Hz的方法 (0篇回复)
- Quartus Verilog HDL/FPGA 一个按键的940nm红外NEC协议遥控器 发射任意按键的编码算法 (2篇回复)
- Quartus Verilog HDL/FPGA 驱动3片级联74HC595的3位静态共阴数码管并演示000~999 累加 (0篇回复)
- Quartus Verilog HDL/FPGA 查理复用算法 3个IO口实现动态驱动6个LED 并演示二进制累加 (1篇回复)
- Quartus Verilog HDL/FPGA 驱动两片级联74HC595与8位动态扫描数码管 演示16进制的累加 (4篇回复)
- Quartus Verilog HDL/FPGA 驱动1位静态共阴数码管显示十六进制数字1秒累加0~9、A~F (0篇回复)
- Quartus Verilog HDL/FPGA 实现64位LED循环左移位流水灯 (用于测试I/O口功能是否正常) (0篇回复)
- Quartus Verilog HDL/FPGA 驱动4x4矩阵键盘 多按键识别/鬼键处理 4位动态数码管显示 (6篇回复)
- Quartus Verilog HDL/FPGA 上电瞬间延时指定个时钟周期(指定时间)启动并执行用户程序 (0篇回复)
- Quartus Verilog HDL/FPGA 取汉字笔画模块源码 支持20902个ANSI编码中文汉字 (0篇回复)
- Quartus Verilog HDL/FPGA 实现驱动无源蜂鸣器无限循环播放音乐演奏程序源码 (5篇回复)
- Quartus Verilog HDL/FPGA 一个按键与一个扬声器或无源蜂鸣器实现 叮咚门铃程序源码 (3篇回复)
- Quartus Verilog HDL/FPGA 实现用3个LED演示二进制累加 (带复位按键,低电平点亮) (0篇回复)