最新主题

• 易语言实现将32位IEEE754格式编码小数型高精度无损转换还原到文本字符串 (返回文本型)
• Quartus Verilog HDL/FPGA 无需reg寄存器(使用latch锁存器)实现将50Mhz二分频为25Mhz
• Quartus Verilog HDL/FPGA 实现 CD4052/74HC4052 具有低导通泄漏电流2通道4:1模拟开关
• Quartus Verilog HDL/FPGA 实现 CD4033/74HC4033 7段共阴数码管显示的10进制计数器
• Quartus Verilog HDL/FPGA 实现 CD4060/74HC4060 14级纹波进位下降沿触发二进制计数器
• Quartus Verilog HDL/FPGA 实现 CD4053/74HC4053 三路2通道模拟多路复用器/信号分离器
• Quartus Verilog HDL/FPGA 实现 CD4016/74HC4016 单刀单掷 四路4通道 双向模拟开关
• Quartus Verilog HDL/FPGA 实现 CD4026/74HC4026 7段共阴数码管显示的10进制计数器
• Quartus Verilog HDL/FPGA 实现 CD4018/74HC4018 可预置1/N计数器 5位除以N计数器
• Quartus Verilog HDL/FPGA 实现 CD4067/74HC4067 单路16通道模拟多路复用器信号分离器