设为首页收藏本站淘宝杂货铺

从F到0 - From F to 0

 找回密码
 注册已关闭
搜索
订阅

最新回复

标题 版块/群组 作者 回复/查看 最后发表
本版置顶 C51/STC单片机MD5算法正式版V2.0 (解决老版本占大量内存) 只占百字节RAM与2KB多ROM原创 attach_img digest  ...2 51单片机/STC32 GPIO 2019-9-4 199866 liu1 2023-6-7 23:40
18颗74芯片实现1~65535秒定时断电器 延时继电器控制电路 (带有源蜂鸣器) Proteus仿真attach_img 硬件电路/Proteus GPIO 2023-6-7 0156 GPIO 2023-6-7 07:35
全彩RGB随机颜色渐变SCR格式屏保V2.0正式版易语言源码 (仿Win8/10安装页面随机变色)精华 attach_img digest  ...2 易语言源码 CNWTEPRG 2021-3-10 199600 相随 2023-6-6 20:24
C51/STC单片机 四种方法实现位反转颠倒排列 字节高低位倒序翻转算法代码 0x01翻转0x80attach_img 51单片机/STC32 GPIO 2023-6-6 0422 GPIO 2023-6-6 08:44
Arduino UNO 驱动3片级联 74HC595 的3位静态共阴数码管模块 并演示数字:000~999 累加attach_img Arduino INO 2023-6-5 0205 INO 2023-6-5 18:46
Quartus Verilog HDL/FPGA 实现 74HC136/74LS136 集电极(漏极)开路的四组二输入异或门attach_img 74HC/74LS/CD4000IC HDL 2023-6-3 0126 HDL 2023-6-3 08:28
Quartus Verilog HDL/FPGA 实现 74HC145/74LS145 四进十出 BCD至十进制解码器/驱动器attach_img 74HC/74LS/CD4000IC HDL 2023-6-2 0126 HDL 2023-6-2 09:02
易语言年月日算星期终极算法 100年1月1日到9999年12月31日没有1个错误的 纯核心库之作原创 attach_img digest agree  ...234 易语言源码 CNWTEPRG 2018-9-18 3914221 lovemuou 2023-6-1 21:27
易语言5.7数据类型转换的功能又爆Bug了!速来围观... 易语言源码 Cute 2018-3-12 83969 lovemuou 2023-6-1 21:26
无聊之作随机古诗生成器E源码开源共享 易语言源码 QAQ 2017-7-3 83987 lovemuou 2023-6-1 21:24
Quartus Verilog HDL/FPGA 实现 74HC135/74LS135 二组五进二出异或门 同或门 异或非门attach_img 74HC/74LS/CD4000IC HDL 2023-6-1 0134 HDL 2023-6-1 08:09
Quartus Verilog HDL/FPGA 实现 CD4022/74HC4022 具有八个解码输出逻辑的八进制计数器attach_img 74HC/74LS/CD4000IC HDL 2023-5-31 0139 HDL 2023-5-31 11:20
Quartus Verilog HDL/FPGA 实现 CD4514/74HC4514 带使能的四位锁存器/4至16线路解码器attach_img 74HC/74LS/CD4000IC HDL 2023-5-29 0137 HDL 2023-5-29 11:07
Quartus Verilog HDL/FPGA 实现 CD4010/74HC4010 六通道 六路同向缓冲器/线路驱动器attach_img 74HC/74LS/CD4000IC HDL 2023-5-27 0139 HDL 2023-5-27 17:46
Quartus Verilog HDL/FPGA 实现 74HC03 / 74LS03 集电极(漏极)开路的四组二输入与非门attach_img 74HC/74LS/CD4000IC HDL 2023-5-25 0145 HDL 2023-5-25 19:18
Quartus Verilog HDL/FPGA 实现 74HC01 / 74LS01 集电极(漏极)开路的四组二输入与非门attach_img 74HC/74LS/CD4000IC HDL 2023-5-23 0155 HDL 2023-5-23 12:41
Quartus Verilog HDL/FPGA 实现 CD4049 / 74HC4049 六通道 非门反相缓冲器/线路驱动器attach_img 74HC/74LS/CD4000IC HDL 2023-5-22 0142 HDL 2023-5-22 08:09
易语言实现超简单的画板画线算法 (画任意直线、斜线算法)attach_img 易语言源码 CNWTEPRG 2021-2-5 42836 panda45 2023-5-21 14:51
Quartus Verilog HDL/FPGA 实现 CD4050 / 74HC4050 六通道 六路正向缓冲器/线路驱动器attach_img 74HC/74LS/CD4000IC HDL 2023-5-21 0124 HDL 2023-5-21 10:00
Quartus Verilog HDL/FPGA 实现 CD4000/74HC4000 二组三输入或非门 与 一组非门反相器attach_img 74HC/74LS/CD4000IC HDL 2023-5-20 0138 HDL 2023-5-20 07:57
Quartus Verilog HDL/FPGA 实现 74HC352 / 74LS352 带使能的二组四选一反向输出选择器attach_img 74HC/74LS/CD4000IC HDL 2023-5-18 0191 HDL 2023-5-18 16:33
Quartus Verilog HDL/FPGA 实现 74HC375/74LS375 具有正反输出的4位双稳态透明D锁存器attach_img 74HC/74LS/CD4000IC HDL 2023-5-16 0128 HDL 2023-5-16 07:56
Quartus Verilog HDL/FPGA 实现 74HC258/74LS258 三态输出的四路二选一反向输出选择器attach_img 74HC/74LS/CD4000IC HDL 2023-5-15 0139 HDL 2023-5-15 09:11
Quartus Verilog HDL/FPGA 实现 74HC353/74LS353 三态输出的双路四选一反向输出选择器attach_img 74HC/74LS/CD4000IC HDL 2023-5-14 0131 HDL 2023-5-14 15:31
Quartus Verilog HDL/FPGA 实现 74HC368/74LS368 具有3态输出的6路非门反向线路驱动器attach_img 74HC/74LS/CD4000IC HDL 2023-5-13 0152 HDL 2023-5-13 08:17
Quartus Verilog HDL/FPGA 实现 74HC257/74LS257 具有三态输出的四路二选一数据选择器attach_img 74HC/74LS/CD4000IC HDL 2023-5-12 0121 HDL 2023-5-12 15:46
Quartus Verilog HDL/FPGA 实现 74HC279 / 74LS279 四组异步下降沿触发的R-S锁存器attach_img 74HC/74LS/CD4000IC HDL 2023-5-11 0192 HDL 2023-5-11 09:39
Quartus Verilog HDL/FPGA 实现 74HC155 / 74LS155 二组带使能控制的二线到四线译码器attach_img 74HC/74LS/CD4000IC HDL 2023-5-10 0143 HDL 2023-5-10 20:11
Quartus Verilog HDL/FPGA 实现 74HC153 / 74LS153 双路四选一数据选择器/多路复用器attach_img 74HC/74LS/CD4000IC HDL 2023-5-9 0180 HDL 2023-5-9 20:30
Quartus Verilog HDL/FPGA 实现 74HC38 / 74LS38 集电极(漏极)开路的四组二输入与非门attach_img 74HC/74LS/CD4000IC HDL 2023-5-8 1152 sd123go 2023-5-8 21:21
类模块实现定义声明联合体变量 (union结构数组) 不同类型共用相同地址 可指定大小端原创 attach_img digest 易语言源码 QAQ 2019-1-25 65859 sd123go 2023-5-8 21:19
Quartus Verilog HDL/FPGA 实现 74HC148/74LS148 8线 - 3线优先编码器 (反向输入输出)attach_img 74HC/74LS/CD4000IC HDL 2023-5-6 0141 HDL 2023-5-6 09:00
Quartus Verilog HDL/FPGA 实现 74HC09/74LS09 集电极(漏极)开路的四组二输入与门attach_img 74HC/74LS/CD4000IC HDL 2023-5-4 0148 HDL 2023-5-4 17:19
Quartus Verilog HDL/FPGA 实现 74HC05 / 74LS05 集电极(漏极)开路的六组非门反相器attach_img 74HC/74LS/CD4000IC HDL 2023-5-3 0131 HDL 2023-5-3 15:35
Quartus Verilog HDL/FPGA 实现 74HC75/74LS75 具有正反输出的四位双稳态透明D锁存器attach_img 74HC/74LS/CD4000IC HDL 2023-5-2 0191 HDL 2023-5-2 08:12
Quartus Verilog HDL/FPGA 实现 74HC367/74LS367 具有3态输出的6路缓冲器和线路驱动器attach_img 74HC/74LS/CD4000IC HDL 2023-5-1 0118 HDL 2023-5-1 08:29
Quartus Verilog HDL/FPGA 实现 74HC366 / 74LS366 具有反向三态输出的六路线路驱动器attach_img 74HC/74LS/CD4000IC HDL 2023-4-30 0141 HDL 2023-4-30 10:06
Quartus Verilog HDL/FPGA 实现 74HC241/74LS241 具有三态输出2组4路缓冲器线路驱动器attach_img 74HC/74LS/CD4000IC HDL 2023-4-29 0123 HDL 2023-4-29 16:32
Quartus Verilog HDL/FPGA 实现 74HC93 / 74LS93 具有清零功能的四位二进制纹波计数器attach_img 74HC/74LS/CD4000IC HDL 2023-4-28 0221 HDL 2023-4-28 10:54
Quartus Verilog HDL/FPGA 实现 74HC365/74LS365 具有3态输出的6路缓冲器和线路驱动器attach_img 74HC/74LS/CD4000IC HDL 2023-4-27 0115 HDL 2023-4-27 16:49
Quartus Verilog HDL/FPGA 实现 74HC240 / 74LS240 具有三态输出的二组四位非门反相器attach_img 74HC/74LS/CD4000IC HDL 2023-4-26 0200 HDL 2023-4-26 08:18
Quartus Verilog HDL/FPGA 实现 74HC390/74LS390 双路二分频与五分频的十进制计数器attach_img 74HC/74LS/CD4000IC HDL 2023-4-25 0145 HDL 2023-4-25 09:08
Quartus Verilog HDL/FPGA 实现 74HC684/74LS684 8位等值/幅度比较器/数值大小比较器attach_img 74HC/74LS/CD4000IC HDL 2023-4-24 0192 HDL 2023-4-24 09:40
Quartus Verilog HDL/FPGA 实现 74HC83/74LS83 带进位功能的四位二进制全加器 加法器attach_img 74HC/74LS/CD4000IC HDL 2023-4-23 0350 HDL 2023-4-23 07:45
Quartus Verilog HDL/FPGA 实现 74HC4020/CD4020 带清零的14位异步下降沿二进制计数器attach_img 74HC/74LS/CD4000IC HDL 2023-4-22 0172 HDL 2023-4-22 07:55
Quartus Verilog HDL/FPGA 实现 74HC25 / 74LS25 带使能控制端功能的二组四输入或非门attach_img 74HC/74LS/CD4000IC HDL 2023-4-20 0179 HDL 2023-4-20 08:08
Quartus Verilog HDL/FPGA 将7位宽10进制数字:0~99 转换到 8位宽16进制数字:0x00~0x99attach_img FPGA/CPLD HDL 2023-4-19 0171 HDL 2023-4-19 09:55
Quartus Verilog HDL/FPGA 实现 74HC191/74LS191 四位可预置值的可逆二进制加减计数器attach_img 74HC/74LS/CD4000IC HDL 2023-4-18 0167 HDL 2023-4-18 19:26
Quartus Verilog HDL/FPGA 实现 74HC374/74LS374 具有三态输出的八路边沿D类触发器attach_img 74HC/74LS/CD4000IC HDL 2023-4-17 0167 HDL 2023-4-17 16:12
Quartus Verilog HDL/FPGA 实现 74HC244/74LS244 具有3态输出的8路缓冲器和线路驱动器attach_img 74HC/74LS/CD4000IC HDL 2023-4-16 0200 HDL 2023-4-16 19:17

QQ|手机版|Archiver|从F到0 ( 蒙ICP备17002595号-1 )
蒙公网安备15010402000325号

腾讯云安全认证

GMT+8, 2024-3-29 22:00 , Processed in 0.464027 second(s), 12 queries .

Powered by Discuz! X3.4 Licensed

Copyright © 2001-2021, Tencent Cloud.

返回顶部