Quartus Verilog HDL/FPGA 实现 74HC4078/CD4078 一组八输入端或非门 芯片电路源码

HDL

1. module hc4078(                //74HC4078 一组八输入端或非门 GND:Pin7 VCC:Pin14
   
2.         input in1,                //Pin2
   
3.         input in2,                //Pin3
   
4.         input in3,                //Pin4
   
5.         input in4,                //Pin5
   
6.         input in5,                //Pin9
   
7.         input in6,                //Pin10
   
8.         input in7,                //Pin11
   
9.         input in8,                //Pin12
   
10.         output out                //Pin13
    
11. );
    
12. 
    
13. assign out = !(|{in1,in2,in3,in4,in5,in6,in7,in8});
    
14. endmodule
    
15. 
    
16. module main(clk,led);
    
17.         input clk;
    
18.         output reg led;
    
19.         wire out;
    
20.         hc4078 hc4078(
    
21.                 .in1(1'b1),
    
22.                 .in2(1'b0),
    
23.                 .in3(1'b1),
    
24.                 .in4(1'b0),
    
25.                 .in5(1'b1),
    
26.                 .in6(1'b0),
    
27.                 .in7(1'b1),
    
28.                 .in8(1'b0),
    
29.                 .out(out)
    
30.         );
    
31.         always @(posedge clk) begin
    
32.                 led <= out;
    
33.         end
    
34. endmodule
    

复制代码