设为首页收藏本站淘宝杂货铺

从F到0 - From F to 0

 找回密码
 注册已关闭
搜索
查看: 1020|回复: 0
收起左侧

Quartus Verilog HDL/FPGA 实现 74HC283/74LS283 带进位的四位二进制全加器 加法器

[复制链接]
发表于 2022-3-19 10:14:32 | 显示全部楼层 |阅读模式
main.png
  1. module hc283(                        //74HC283 带进位四位二进制加法器 GND:Pin8 VCC:Pin16
  2.         input [3:0] A,                //被加数
  3.         input [3:0] B,                //加数
  4.         input Cin,                        //进位输入 Pin7
  5.         output [3:0] S,        //和
  6.         output Cou                        //进位输出 Pin9
  7. );
  8. assign {Cou,S} = A + B + Cin;
  9. endmodule

  10. module main(
  11.         input clk,
  12.         output reg led
  13. );

  14. wire [3:0] S;
  15. wire Cou;

  16. hc283 U1(
  17.         .A(4'b1111),
  18.         .B(4'b0011),
  19.         .Cin(1'b1),
  20.         .S(S),
  21.         .Cou(Cou)
  22. );

  23. always @(posedge clk) begin
  24.         if(S == 4'b0011 && Cou == 1'b1) begin
  25.                 led <= 1'b0;
  26.         end else begin
  27.                 led <= 1'b1;
  28.         end
  29. end
  30. endmodule
复制代码

相关帖子

您需要登录后才可以回帖 登录 | 注册已关闭

本版积分规则

QQ|手机版|Archiver|从F到0 ( 蒙ICP备17002595号-1 )
蒙公网安备15010402000325号

腾讯云安全认证

GMT+8, 2024-3-29 15:54 , Processed in 0.598034 second(s), 22 queries .

Powered by Discuz! X3.4 Licensed

Copyright © 2001-2021, Tencent Cloud.

快速回复 返回顶部 返回列表