设为首页收藏本站帮助中心
查看: 53|回复: 0
收起左侧

Quartus Verilog HDL/FPGA 实现64位LED循环左移位流水灯 (用于测试I/O口功能是否正常)

[复制链接]
发表于 2022-5-1 21:30:19 | 显示全部楼层 |阅读模式

孩子辍学不想上学打工咋办?
来我这免费学:易语言、51单片机、FPGA(IC设计)、PHP Dsicuz! 程序修改、MASM汇编,包教包会,学废为止。

您需要 登录 才可以下载或查看,没有帐号?加入我们

x
main.png
  1. module main(
  2.         input clk,                                //50Mhz Pin17
  3.         output [63:0] led                //64颗LED (低电平点亮)
  4. );
  5. function [63:0] rol64;                //64位循环左移
  6.         input [63:0] a;                        //数字
  7.         input [5:0] b;                                //位数
  8.         begin
  9.                 rol64 = a << b | a >> 7'd64-b;
  10.         end
  11. endfunction

  12. reg [63:0] i;
  13. initial i = 1;
  14. assign led = ~i;
  15. integer j = 0;

  16. always @(posedge clk) begin
  17.         j = j + 1'd1;
  18.         if(j >= 20'd781250) begin
  19.                 j = 0;
  20.                 i = rol64(i,1'd1);
  21.         end       
  22. end
  23. endmodule
复制代码

相关帖子

本站源码使用前请注意检查,如有问题请点击右下角举报,将在24小时内得到答复。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 加入我们

本版积分规则