设为首页收藏本站帮助中心
查看: 157|回复: 0
收起左侧

Quartus Verilog HDL/FPGA 组合逻辑模块实例化实现判断一个11位手机号码格式是否有效

[复制链接]
发表于 2023-3-10 18:27:05 | 显示全部楼层 |阅读模式
main.png
  1. module is_cell_phone_number(                //手机号格式判断模块
  2.         input [34:0] number,                //35位宽 11位手机号 范围:13000000000~19999999999
  3.         output ok                                        //有效输出1 无效输出0
  4. );
  5.         assign ok = (number >= 35'd13000000000 && number <= 35'd19999999999) ? 1'd1 : 1'd0;
  6. endmodule

  7. module main(
  8.         input clk,                        //时钟输入
  9.         output reg led                //低电平(计算正确)点亮
  10. );

  11. wire ok;
  12. is_cell_phone_number U1(
  13.         .number(35'd18888888888),
  14.         .ok(ok)
  15. );

  16. always @(posedge clk) begin
  17.         led <= !ok;
  18. end
  19. endmodule

复制代码

相关帖子

回复

使用道具 举报

您需要登录后才可以回帖 登录 | 加入我们

本版积分规则