设为首页
收藏本站
帮助中心
开启辅助访问
登录
立即注册
只需一步，快速开始
首页
BBS
易语言
PHP/H5C3
51单片机
FPGA
Discuz!
FC游戏
搜索
搜索
本版
帖子
相册
用户
从F到0 - From F to 0
»
首页
›
硬件编程
›
FPGA/CPLD
›
Quartus Verilog HDL/FPGA 实现驱动 MAX6675 K型热电偶 ...
返回列表
发新帖
查看:
40
|
回复:
2
Quartus Verilog HDL/FPGA 实现驱动 MAX6675 K型热电偶传感器芯片 3位数码管显示温度
[复制链接]
HDL
HDL
当前离线
积分
1251
发表于 2023-3-17 19:27:29
|
显示全部楼层
|
阅读模式
游客，如果您要查看本帖隐藏内容请
回复
Quartus
,
Verilog
,
HDL
,
FPGA
,
MAX6675
相关帖子
•
Quartus Verilog HDL/FPGA 实现 74HC112/74LS112 具有异步R-S功能两路下降沿J-K触发器
•
Quartus Verilog HDL/FPGA 实现 74HC76/74L76 具有异步R-S功能两路下降沿J-K触发器
•
Quartus Verilog HDL/FPGA 实现 74HC173/74LS173 具有三态输出功能的四路 D 类触发器
•
Quartus Verilog HDL/FPGA 实现 74HC137/74LS137 带下降沿锁存的 3线 - 8线译码器芯片
•
Quartus Verilog HDL/FPGA 实现 74HC574/74LS574 具有三态输出的八路边沿 D 类触发器
•
Quartus Verilog HDL/FPGA 实现 74HC109/74LS109 具有异步R-S功能两路下降沿J-K触发器
•
Quartus Verilog HDL/FPGA 方波驱动无源蜂鸣器实现发出120救护车的声音
•
Quartus Verilog HDL/FPGA 实现 74HC161/74LS161 异步清零的同步四位二进制加法计数器
•
Quartus Verilog HDL/FPGA 实现 74HC163/74LS163 同步清零可预置四位二进制加法计数器
•
Quartus Verilog HDL/FPGA 调用PLL锁相环实现将50Mhz时钟信号分频到32Khz与1HZ时钟
•
Quartus Verilog HDL/FPGA 调用PLL锁相环将11.0592Mhz频率分频到32.768Khz与1HZ时钟
•
Quartus Verilog HDL/FPGA 实现红蓝双色LED高亮爆闪系列警灯/警示灯/报警灯/警报灯
•
Quartus Verilog HDL/FPGA 日期时间RTC实时时钟系统模块:年,月,日,星期,时,分,秒,毫秒
•
Quartus Verilog HDL/FPGA 实现硬件CRC32算法模块板的功能测试验证程序 (带LED指示灯)
•
Quartus Verilog HDL/FPGA 实现 74HC594/74LS594 具有清零输出功能的8位移位寄存器
•
Quartus Verilog HDL/FPGA 仿铁路卧铺小夜灯 通电灭灯,按下按键后LED全亮→半亮→熄灭
•
Quartus Verilog HDL/FPGA 实现2位PWM的3档按键控制调速风扇(带LED闪烁指示,按键消抖)
•
Quartus Verilog HDL/FPGA 实现 74HC682/74LS682 8位等值/幅度比较器/数值大小比较器
•
C51/STC系列单片机 MAX6675 K型热电偶芯片驱动程序源码 数码管显示温度:0~1023.75℃
•
Quartus Verilog HDL/FPGA 实现 74HC540/74LS540 具有带使能控制的八路三态非门反相器
•
Quartus Verilog HDL/FPGA 组合逻辑门模块实例化判断一个8位宽字节值是否等于50或250
•
Quartus Verilog HDL/FPGA 实现 74HC245/74LS245 具有三态输出功能的八路总线收发器
•
Quartus Verilog HDL/FPGA实现 74HC251/74LS251 具有3态输出8路数据选择器/多路复用器
•
Quartus Verilog HDL/FPGA 实现 74HC541/74LS541 具有3态输出的8路缓冲器和线路驱动器
•
Quartus Verilog HDL/FPGA 实现获取一个字节值二进制1的数量 (输入:0~255，输出:0~8)
•
Quartus Verilog HDL/FPGA 实现 74HC132/74LS132 带施密特触发器输入的4组2输入与非门
•
Quartus Verilog HDL/FPGA 组合逻辑模块实例化实现判断一个11位手机号码格式是否有效
•
Quartus Verilog HDL/FPGA 判断18位居民身份证号码格式是否有效以及获取出生日期,性别
•
Quartus Verilog HDL/FPGA 实现8位带进位输入与输出功能的二进制全加器 加法器电路
•
Quartus Verilog HDL/FPGA 实现驱动 28BYJ-48 四相八拍系列的步进电机的正转与反转
•
Quartus Verilog HDL/FPGA 实现 74HC82/74LS82 二位带进位输入与输出的全加器 加法器
•
Quartus Verilog HDL/FPGA 函数实现 取颜色值(),取红色值(),取绿色值(),取蓝色值()
•
Quartus Verilog HDL/FPGA 8段数码管段码交换实现:水平镜像,垂直镜像,180度旋转显示
•
Quartus Verilog HDL/FPGA 使用8位PWM驱动无源蜂鸣器或耳机扬声器发出1Khz三角波声音
•
Quartus Verilog HDL/FPGA 使用8位PWM驱动无源蜂鸣器或耳机扬声器发出1Khz锯齿波声音
•
Quartus Verilog HDL/FPGA 使用8位PWM驱动无源蜂鸣器或耳机扬声器发出1Khz正弦波声音
•
Quartus Verilog HDL/FPGA 8位PWM驱动无源蜂鸣器或耳机扬声器发出DTMF双音多频拨号音
回复
使用道具
举报
置顶卡
变色卡
222
222
当前离线
积分
2326
发表于 2023-3-18 22:25:26
|
显示全部楼层
沙发看看啥
回复
支持
反对
使用道具
举报
66大顺
66大顺
当前离线
积分
4982
发表于 2023-3-20 15:53:30
|
显示全部楼层
66大顺，如果您要查看本帖隐藏内容请回复
回复
支持
反对
使用道具
举报
还有一些帖子被系统自动隐藏，点此展开
返回列表
发新帖
高级模式
B
Color
Image
Link
Quote
Code
Smilies
您需要登录后才可以回帖
登录
|
立即注册
本版积分规则
发表回复
回帖后跳转到最后一页
发表于 2023-3-17 19:27:29
置顶卡
变色卡
发表于 2023-3-18 22:25:26
发表于 2023-3-20 15:53:30