Quartus Verilog HDL/FPGA 实现 74HC83/74LS83 带进位功能的四位二进制全加器 加法器

HDL

1. module hc83(                        //带进位功能的四位二进制全加器 加法器 GND:Pin12 VCC:Pin5 (与74HC283管脚排列不同)
   
2.         input [3:0] A,                //被加数 Pin:1,3,8,10
   
3.         input [3:0] B,                //加数 Pin:16,4,7,11
   
4.         input Cin,                        //进位输入 Pin13
   
5.         output [3:0] S,        //和 Pin:15,2,6,9
   
6.         output Cou                        //进位输出 Pin14
   
7. );
   
8. assign {Cou,S} = A + B + Cin;
   
9. endmodule
   
10. 
    
11. module main(
    
12.         input clk,                        //时钟输入
    
13.         output out                        //256分频输出
    
14. );
    
15. reg [7:0] i;
    
16. wire [7:0] j;
    
17. wire cy;                //进位标志
    
18. 
    
19. hc83 U1(
    
20.         .A(i[3:0]),
    
21.         .B(4'd0),
    
22.         .Cin(1'b1),
    
23.         .S(j[3:0]),
    
24.         .Cou(cy)
    
25. );
    
26. 
    
27. hc83 U2(
    
28.         .A(i[7:4]),
    
29.         .B(4'd0),
    
30.         .Cin(cy),
    
31.         .S(j[7:4]),
    
32.         .Cou()
    
33. );
    
34. 
    
35. always @(posedge clk) begin
    
36.         i <= j;
    
37. end
    
38. assign out = i[7];
    
39. endmodule
    

复制代码