Quartus Verilog HDL/FPGA 实现 74HC366 / 74LS366 具有反向三态输出的六路线路驱动器

HDL

1. module hc366(                                //具有反向三态输出的六路线路驱动器 VCC:Pin16 GND:Pin8
   
2.         input [5:0] A,                        //[6位宽] 信号输入 Pin:14,12,10,6,4,2
   
3.         input OE1,                                //使能控制位1 (OE1与OE2同时低电平使能,否则输出高阻) Pin1
   
4.         input OE2,                                //使能控制位2 Pin15
   
5.         output [5:0] Y                        //[6位宽] 信号反向输出 Pin:13,11,9,7,5,3
   
6. );
   
7. assign Y = {OE1 | OE2} ? 6'bzzzzzz : ~A;
   
8. endmodule
   
9. 
   
10. module main(
    
11.         input clk,
    
12.         output reg led                //低电平(计算正确)点亮
    
13. );
    
14. wire [5:0] A = 6'b110011;
    
15. wire [5:0] B = 6'b101010;
    
16. wire OE = 1'b1;
    
17. wire [5:0] Y;
    
18. 
    
19. hc366 U1(
    
20.         .A(A),
    
21.         .OE1(OE),
    
22.         .OE2(OE),
    
23.         .Y(Y)
    
24. );
    
25. 
    
26. hc366 U2(
    
27.         .A(B),
    
28.         .OE1(!OE),
    
29.         .OE2(!OE),
    
30.         .Y(Y)
    
31. );
    
32. 
    
33. always @(posedge clk) begin
    
34.         if(Y == 6'b010101) begin
    
35.                 led <= 1'b0;
    
36.         end else begin
    
37.                 led <= 1'b1;
    
38.         end
    
39. end
    
40. endmodule
    

复制代码