Quartus Verilog HDL/FPGA 点动按钮开关 1个按键消抖25毫秒实现控制1个LED的亮灭

HDL

晶振频率:50Mhz 按键:低电平按下 LED:低电平点亮
上电初始熄灭LED，按键按下25毫秒后，LED点亮，松开熄灭。

1. module main(
   
2.         input clk,                        //50Mhz时钟输入 Pin17
   
3.         input skey,                        //按键 Pin144 按下清0 松开置1 (未消抖)
   
4.         output reg sled                //LED Pin3 (低电平点亮)
   
5. );
   
6. 
   
7. reg [15:0] i = 0;                        //1ms分频寄存器
   
8. reg [7:0] KEYms = 0;        //按键按下计数时间(毫秒 最大255) 松开清0
   
9. reg key;                                                //按键按下清0 松开置1 (已消抖)
   
10. reg led = 1;                                        //上电初始灭灯
    
11. always @(posedge clk) begin                //CLK上升沿触发
    
12.         sled = led;
    
13.         i = i + 1;
    
14.         if(i == 50000) begin                        //50000个时钟即为1mS
    
15.                 i = 0;
    
16.                 if(skey) begin
    
17.                         KEYms = 0;
    
18.                         end else begin
    
19.                                 if(KEYms != 255) begin
    
20.                                         KEYms = KEYms + 1;
    
21.                                 end
    
22.                         end
    
23.                 key = (KEYms >= 25) ? 0 : 1;                        //消抖25mS
    
24.                 led = key;
    
25.                 end
    
26.         end
    
27. endmodule
    

复制代码